Doç.Dr. Ahmet ÖZMEN Sakarya Üniversitesi İLERİ SAYISAL SİSTEM TASARIMI VE SENTEZLEME 5. Hafta: Ardışıl Lojik Devreler Doç.Dr. Ahmet ÖZMEN Sakarya Üniversitesi

Ardışıl Lojik Devre Örneği Ardışıl Lojik Devre içinde bellek barındırır. Durum makinasıdır. Asansörler bu şekilde çalışır.

Ardışıl Lojik Devre Yeni bir proje oluşturmak için şekilde görüldüğü gibi; File -> New -> Project… yolu izlenmelidir. Açılan pencerede proje ismi ve proje yolu belirlendikten sonra OK butonuna basarak yeni projemizi oluşturmuş oluruz.

Ardışıl Lojik Devre Oluşturduğumuz projeye verilog kodlarımızı yazacağımız dosyaları ekleyelim. Ardışıl Lojik Devre modelleyeceğiz. «ald.v» isimli verilog dosyamızı oluşturalım.

Ardışıl Lojik Devre Modelimizi simule etmek için kullanacağımız «test.v» dosyamızı da oluşturalım.

Ardışıl Lojik Devre ald.v dosyamıza gerekli verilog kodlarımızı yazıyoruz.

Ardışıl Lojik Devre test.v dosyamıza da gerekli kodlarımızı yazdıktan sonra projemizi derleme aşamasına geçebiliriz.

Ardışıl Lojik Devre Yazdığımız kodları derlemek için kısa yol olarak seçeneğini kullanabilir ya da üst menüden; Compile -> Compile All Seçeneğini kullanabilirz. Eğer derlediğimiz kod hatasız ise aşağıdaki gibi bir mesaj alacağız.

Ardışıl Lojik Devre Derleme işlemimiz bittiğine göre şimdi simülasyon kısmına geçebiliriz. Üst menüden; Simulate -> Start Simulation… Yolunu izleyerek simülasyonu başlatalım. Work klasörü altında oluşturduğumuz ald ve test dosyalarını görebiliriz. test dosyamızı seçelim ve OK butonuna basalım.

Ardışıl Lojik Devre «Objects» panelinden objelerimizi seçtikten sonra «Wave» paneline sürükleyip bırakarak çalıştırdığımızda dalga şekillerini görebiliriz.

Ardışıl Lojik Devre Yine üst menüden Run butonuna ya da klavyeden F9 tuşuna birkaç kez basarak modelimizi istediğimiz süre kadar çalıştırıp dalga şeklini gözlemleyebiliriz. Dalga şekillerinin yazdığımız test dosyasına göre oluşan şekillerini gözlemliyoruz.

Ardışıl Lojik Devre sentezleme Quartus’ta yeni bir proje oluşturalım öncelikle

Sentezleme Yeni projemizin çalışma dizinini ve adını tanımlayalım

Sentezleme ModelSim’de oluşturduğumuz verilog dosyalarını Quartus projemize eklemek için göz atma butonuna tıklayarak ekleyeceğimiz dosyaları seçiyoruz.

Sentezleme Dosyaları seçip ekleyelim

Sentezleme Run butonuna basarak projemizi öncelikle bir derleyelim.

Sentezleme Derleme işlemi hatasız tamamlandıktan sonra pin planner ile board üzerindeki pin atamalarımızı gerçekleştirmemiz gerekmekte.

Sentezleme DE2_115_User_manual.pdf dosyasından kullanmak istediğimiz bileşenlerin pin adreslerini öğrenebiliriz.

Programmer butonuna basarak programlama penceresini açalım No Hardware görüyorsanız board’un bilgisayara bağlı, gücünün açık ve sürücüsünün yüklü olduğundan emin olun. .sof uzantılı dosyayı görmüyorsanız Add File butonuna basarak çalışma dizininizde output_files klasörü altında bulup ekleyin. Daha sonra Start butonuna basarak board’a yükleyebilirsiniz.

Sentezleme Cihaz düzgün şekilde eklendiğinde yandaki gibi görünmeli Başarılı bir şeklide yükleme tamamlandığında yukarıdaki gibi görünmeli. Bu aşamadan sonra board üzerinde pin planner’da atadığımız gibi switch’leri kullanarak girişleri değiştirebilir ve çıkışın değişimini ledlerden takip edebiliriz.