Sunum yükleniyor. Lütfen bekleyiniz

Sunum yükleniyor. Lütfen bekleyiniz

Programlanabilir Mantık Tümdevreleri Tasarımı Ümit Göğüsgeren.

Benzer bir sunumlar


... konulu sunumlar: "Programlanabilir Mantık Tümdevreleri Tasarımı Ümit Göğüsgeren."— Sunum transkripti:

1 Programlanabilir Mantık Tümdevreleri Tasarımı Ümit Göğüsgeren

2 Herşey bir toz bulutu idi.Döne döne soğudu, yoğunlaştı. Elementler oluştu.

3 3 Yarıiletkenler Metaller: Elektrik akımını iletirler Yalıtkanlar: Elektrik akımını iletmezler

4 YARIİLETKENLER Ayrık Elemanlar (Discrete) Diyot Tranzistor Tristör FET UJT Güç elektroniği ve OptoElektronik Tümleşik Devreler (IC) Birden fazla tranzistor Tek bir yarıiletken üzerinde Karmaşık devreler Pentium 10 Milyon Tranzistor üstü

5 TÜMDEVRELER (Integrated Circuits) Analog Tümdevreler - Geniş bir gerilim bölgesinde çalışırlar - Kontrolu sayısal devrelere göre zordur - Gürültü üretir ve kapabilirler Sayısal Tümdevreler -Yalnız 2 seviye vardır 0 veya 1 - Kolay bilgi işleme ve depolama - Gürültüye dayanıklı 1 0

6 Sayısal Tümdevreler (Digital ICs) Mantık Tümdevreleri - Sayısal mantık işlemlerini gerçekler - Paralel çalışan devreler Bellekler - Sayısal bilgiyi depolayan tümdevreler - DRAM - SRAM - FLASH - EPROM Mikro İşlemciler -Program akış mantığına göre çalışırlar - uP, uC, DSP

7 Sayısal Mantık Tümdevreleri (Digital Logic ICs) Standart Ürünler (Standard Products) -Fonksiyonları tanımlı -Katalog ürünleri -74xxx, CD4000 -TTL, CMOS Uygulamaya Özgü Standart Ürünler (ASSP) - Kaydedicileri programla - DVB tümdevreleri - MP3, MPEG tümdevreleri Uygulamaya Özgü Tümdevreler (ASIC) -Sadece tek bir ürün için özel tasarım -Fabrikadan yarı- mamül veya tam mamül olarak çıkar

8 UYGULAMAYA ÖZGÜ TÜMDEVRELER (APPLICATION SPECIFIC INTEGRATED CIRCUITS) Programlanabilir Mantık Ürünler (PLDs) -Yarı işlenmiş ürün -Tasarımcının / Üreticinin prog. -Kolay prototip geliştirme -Ön maliyet (NRE) gerekmez Özel Tümdevreler (Custom ICs) -Tam bitmiş ürün (tak çalıştır) -Tasarımcının ön çalışması -Birdefaya özgü bedel (NRE) -Uzun üretim süreci -Kapı Dizileri (Gate Arrays) -Standard Cells -Tam Özel (Full Custom)

9 Programlanabilir Mantık Ürünler (Programmable Logic Devices) Basit PLDler -70 lerde ROM lojik -Çarpımların Toplamı -Programlanabilir bağlantı noktası -PROM -PLA -PAL Karmaşık PLDler (CPLD) -80 sonları EPROM -Birden fazla PAL bloğu -Esnek Anahtarlama matrisi -Makro hücre -Öngörülebilir zamanlama -FLASH teknolojisi Programlanabilir Kapı Dizileri (FPGA) -Kapı dizisi yapısında -Programlanabilir arabağlantılar -Esnek Giriş/Çıkış blokları -Programlanabilir Lojik Hücreler -Lojik fonksiyona bağlı zamanlama

10

11

12

13

14 PLD Teknolojileri UçuculukTekrar-Programlama 1 - SigortaKalıcıYok 2 - EPROMKalıcıUV ışıkla silinip 3 - EEPROM/FLASHKalıcıElektriksel silinip 4 - Ters - Sigorta (Antifuse)KalıcıYok 5 - SRAMUçucuDış bellekten yükleme

15 Sigorta Teknolojisi

16 Ters - Sigorta (Antifuse) Teknolojisi Önce Sonra

17 EPROM Teknolojisi

18 LUT Temelli FPGA’in Lojik birimi

19 Çoklayıcı Temelli FPGA’in Lojik birimi

20 Lojik Hücre (Logic Cell) YapısıSlice Yapısı

21 Xilinx CLB Yapısı

22 Xilinx Block RAM

23 Xilinx MAC Yapısı

24 Xilinx Embeded Hard uP Yapısı

25 Şematik Tasarım Giriş Yöntemi Tasarımcıya, devreyi grafik olarak tanımlamasına olanak sağlar.

26 Ortalama herbir sayfada 200 kapı yer alır 50 sayfa şema ! 200 kapı/sayfa X 50 sayfa = 10,000 eşdeğer kapılık tasarım Gerçek Bir Tasarımdan Örnek

27 Hardware Description Language (HDL) VHDL (VHSIC High-Level Design Language) Verilog HDL Alternatif Tasarım Giriş Yöntemi

28 16 x 16 Çarpma Devresi

29 30 sayfayı 3 kere kopyala ve 90 sayfada düzeltme: 4 saat 15 yerine 31, 31 terine 63: 4 saniye VEYA entity MULT is port(A,B:in std_logic(15 downto 0); Y:out std_logic(31 downto 0)); end MULT; architecture BEHAVE of MULT is begin Y <= A * B; end BEHAVE; x 32 Çarpma Devresine Çevirme

30 A011000B001110C000110D001010A011000B001110C000110D Giriş Test Vektörleri Devreye giren işaretlerin akışı Q001100R011110S000011Q001100R011110S Çıkış Test Vektörleri Devrenin simülatör çıkışı Simülatör D Q > D Q > A B C D Q R S Simüle edilen devre netlist Simülasyon Aşaması

31 Yerleştirme ve Bağlama Aşaması

32 Download Cable Target Device on PCB Download Program Programmer Target Device Yükleme / Programlama Aşaması


"Programlanabilir Mantık Tümdevreleri Tasarımı Ümit Göğüsgeren." indir ppt

Benzer bir sunumlar


Google Reklamları