Sunum yükleniyor. Lütfen bekleyiniz

Sunum yükleniyor. Lütfen bekleyiniz

Rastgele Erişimli Bellekler (RAM) Hafıza dizisine verileri yazmaya veya isteğe göre yazılan bitleri okumaya izin veren hafıza birimidir. Hafıza dizisine.

Benzer bir sunumlar


... konulu sunumlar: "Rastgele Erişimli Bellekler (RAM) Hafıza dizisine verileri yazmaya veya isteğe göre yazılan bitleri okumaya izin veren hafıza birimidir. Hafıza dizisine."— Sunum transkripti:

1 Rastgele Erişimli Bellekler (RAM) Hafıza dizisine verileri yazmaya veya isteğe göre yazılan bitleri okumaya izin veren hafıza birimidir. Hafıza dizisine verileri yazmaya veya isteğe göre yazılan bitleri okumaya izin veren hafıza birimidir. Data depolama fonksiyonu uçucudur. Yani besleme gerilimi kesilirse depolanmış veriler kaybolur. Data depolama fonksiyonu uçucudur. Yani besleme gerilimi kesilirse depolanmış veriler kaybolur. RAM hafıza birimi hafıza hücrelerinin düzenli olarak satır ve sütün hafıza hücrelerinin bir araya gelmesi ile oluşur. RAM hafıza birimi hafıza hücrelerinin düzenli olarak satır ve sütün hafıza hücrelerinin bir araya gelmesi ile oluşur. Herbir hücre binary olarak tek bir bit depolar. Herbir hücre binary olarak tek bir bit depolar.

2 Aynı satır üzerinde bulunan herbir hafıza hücresi satır hattını ortak kullanırlar. Benzer şekilde aynı sütun düzeneğinde bulunan hafıza hücreleri de sütün hattını ortak olarak kullanırlar. Aynı satır üzerinde bulunan herbir hafıza hücresi satır hattını ortak kullanırlar. Benzer şekilde aynı sütun düzeneğinde bulunan hafıza hücreleri de sütün hattını ortak olarak kullanırlar. Hafıza düzeneğinde belirli bir çapraz kesitte olan bir hafıza hücresinin depoladığı bilgiye erişim, ilgili hafıza hücresinin satır ve sütun hattının aktif hale getirilmesi ile gerçekleşir. Hafıza düzeneğinde belirli bir çapraz kesitte olan bir hafıza hücresinin depoladığı bilgiye erişim, ilgili hafıza hücresinin satır ve sütun hattının aktif hale getirilmesi ile gerçekleşir. Rastgele Erişimli Bellekler (RAM)

3 RAM Hücrelerinin Tasarımında Önemli Olan Kriterler; Veri okuma sırasında RAM hücresinin sakladığı veri kaybolmamalıdır. Veri yazma fazında RAM hücresindeki var olan veriler, yazma devresinden gelen verilere göre güncellenmelidir. SRAM hücresindeki MOSFET’lerin W/L oranları bu iki kriterin sağlanması açısından oldukça önemlidir.

4 SRAM Devreleri (Static Random Access Memories) SRAM hafıza devreleri,periyodik tazeleme işlemine ihtiyaç duymadan besleme gerilimi olduğu sürece üzerindeki korur. SRAM hafıza devreleri,periyodik tazeleme işlemine ihtiyaç duymadan besleme gerilimi olduğu sürece üzerindeki korur. Herbir hafıza hücresi binary olarak bir bit depolar. Herbir hafıza hücresi binary olarak bir bit depolar.

5 Static Random Access Memory (SRAM) Devresi

6 SRAM Hafıza Hücresi

7 SRAM Hücresine Veri Yazma İşlemi

8 CMOS SRAM Hücresi SRAM hücresinde veriler komplamenter bir biçimde “1” ve “2” düğümlerde depolanır.

9 SRAM Hafıza Birimine Veri Yazma Devresi

10 “0” Yazma İşlemi Öncesinde SRAM Hücresindeki Gerilim Seviyeleri SRAM Hücresine Veri Yazma İşlemi (‘0’ Yazma)

11 SRAM’e ‘0’ Yazma İşlemi Daha önce hafızada ‘1’ nolu düğümde ‘lojik 1’ yazılı olduğunu düşünelim. (‘2’ nolu düğümde ‘lojik 0’ yazılı olsun). Daha önce hafızada ‘1’ nolu düğümde ‘lojik 1’ yazılı olduğunu düşünelim. (‘2’ nolu düğümde ‘lojik 0’ yazılı olsun). Bu durumda M1 ve M6 off ; M2 ve M5 lineer modda çalışır. Bu durumda M1 ve M6 off ; M2 ve M5 lineer modda çalışır. Veri yazma devresi aracılığı ile C C kapasitesinin bağlı olduğu sütun lojik ‘0’ değerine çekilir. Veri yazma devresi aracılığı ile C C kapasitesinin bağlı olduğu sütun lojik ‘0’ değerine çekilir. RS(Row Selection) Lojik 1’e çekilmesi ile M3 ve M4 tr. “on” olur. RS(Row Selection) Lojik 1’e çekilmesi ile M3 ve M4 tr. “on” olur. 1 nolu düğümün gerilim seviyesi M2 transistörün eşik geriliminin altına düşütüğünde M2 tr. off olur ‘2’ nolu düğüm lojik 1 seviyesine çekilir. 1 nolu düğümün gerilim seviyesi M2 transistörün eşik geriliminin altına düşütüğünde M2 tr. off olur ‘2’ nolu düğüm lojik 1 seviyesine çekilir. Yazma işlemi için 1 nolu düğümün gerilimi VI = V TN olduğunda M3 transitörü lineerde M5 transistörü doymada çalışır. Yazma işlemi için 1 nolu düğümün gerilimi VI = V TN olduğunda M3 transitörü lineerde M5 transistörü doymada çalışır. VI geriliminin V TN altında tutmak için aşağıdaki şart sağlanmalıdır. VI geriliminin V TN altında tutmak için aşağıdaki şart sağlanmalıdır. “1” nolu düğüm geriliminin V TN ‘in altında kalaması için yeter koşul.

12 SRAM Hafıza Biriminden Veri Okuma Devresi

13 SRAM Hücresinden Veri Okuma İşlemi (‘0’ Okuma)

14 SRAM’den ‘0’ Okuma İşlemi Daha önce hafızada ‘1’ nolu düğümde ‘lojik 0’ yazılı olduğunu düşünelim. (‘2’ nolu düğümde ‘lojik 1’ yazılı olsun). Daha önce hafızada ‘1’ nolu düğümde ‘lojik 0’ yazılı olduğunu düşünelim. (‘2’ nolu düğümde ‘lojik 1’ yazılı olsun). Bu durumda M2 ve M5 off ; M1 ve M6 lineer modda çalışır. Bu durumda M2 ve M5 off ; M1 ve M6 lineer modda çalışır. C ve C’ hatları pull-up tr aracılığı ile lojik 1 seviyesine çekilir. C ve C’ hatları pull-up tr aracılığı ile lojik 1 seviyesine çekilir. RS(Row Selection) Lojik 1’e çekilmesi ile M3 ve M4 tr. “on” olur. RS(Row Selection) Lojik 1’e çekilmesi ile M3 ve M4 tr. “on” olur. M4 off olduğundan C’ hattında herhangi bir değişiklik olmaz. M4 off olduğundan C’ hattında herhangi bir değişiklik olmaz. M3 ve M1 transitörleri “on” olduğundan C hattının gerilim seviyesi yavaş yavaş azalır. M3 ve M1 transitörleri “on” olduğundan C hattının gerilim seviyesi yavaş yavaş azalır. C ve C’ hatlarına bağlı kapasiteler oldukça büyük olup okuma süresinin periyorduna göre gerilim seviyelerindeki azalma küçüktür. C ve C’ hatlarına bağlı kapasiteler oldukça büyük olup okuma süresinin periyorduna göre gerilim seviyelerindeki azalma küçüktür. Data okuma devresi C’ ve C hatları arasındaki küçük bir gerlim seviyesi farkını algılayabilmektedir. Data okuma devresi C’ ve C hatları arasındaki küçük bir gerlim seviyesi farkını algılayabilmektedir. M1 ve M2 transistörleri kapasiteyi boşaltırken 1 nolu gerilimin düğümü 0V gerilim seviyesinin üzerine çıkmaktadır. M1 ve M2 transistörleri kapasiteyi boşaltırken 1 nolu gerilimin düğümü 0V gerilim seviyesinin üzerine çıkmaktadır.

15 SRAM’den ‘0’ Okuma İşlemi -II ‘1’ nolu gerilim seviyesi M2 transistörün eşik geriliminden büyük olursa, ‘1’ ve ‘2’ nolu düğümlerin gerilim seviyeleri buna bağlı olarak değişir ve hafızada depolanan veri değişir ‘1’ nolu gerilim seviyesi M2 transistörün eşik geriliminden büyük olursa, ‘1’ ve ‘2’ nolu düğümlerin gerilim seviyeleri buna bağlı olarak değişir ve hafızada depolanan veri değişir Okuma sırasında hafızada saklı olan verinin kaybolmaması için ‘1’ nolu düğümün gerilim seviyesinin V TN2 geriliminden küçük olması istenir. Okuma sırasında hafızada saklı olan verinin kaybolmaması için ‘1’ nolu düğümün gerilim seviyesinin V TN2 geriliminden küçük olması istenir. Bu durum 3 ve 1 nolu MOSFET’lerin W/L oranını ayarlayarak sağlanabilir. Bu durum 3 ve 1 nolu MOSFET’lerin W/L oranını ayarlayarak sağlanabilir. ‘0’ okuma işlemi sırasında M2 transistörün “on” durumuna geçmemesi için V I < V T2 olmalıdır. ‘0’ okuma işlemi sırasında M2 transistörün “on” durumuna geçmemesi için V I < V T2 olmalıdır. Bu durmda M3 tr. doymada, M1 tr. lineerde çalışır. Bu durmda M3 tr. doymada, M1 tr. lineerde çalışır. “1” nolu düğüm geriliminin V TN ‘in altında kalması için yeter koşul.

16 DRAM Devreleri DRAM hücreleri SRAM hücrelerine göre daha az yer kaplar. Veriler DRAM’de kapasite üzerinde saklanır. Kapasite üzerindeki veriler istenmeyen sızıntı akımlarından dolayı kayba uğrayabilirler. Kapasiteler üzerindeki veri kaybını önlemek için tazeleme (Refresh) darbelerine ihtiyaç vardır. Tazeleme darbelerini üretecek ek bir devreye ihtiyaç duyulmaktadır.

17 3 Transistörlü DRAM Hafıza Hücresi

18 DRAM Hücresine ‘0’ Yazma İşlemi

19 Ön yükleme fazıyla C2 ve C3 transistörleri yazma işleminden önce lojik 1 seviyesine getirilir. lojik 1 seviyesine çekilir ve transistör ‘on’ konumuna getirilir. lojik 1 seviyesine çekilir ve transistör ‘on’ konumuna getirilir. Data_in hattı lojik ‘0’ seviyeye çekilir. Data_in hattı lojik ‘0’ seviyeye çekilir. WS (write select) hattı high seviyeye getirilir. WS (write select) hattı high seviyeye getirilir. Eğer C1 üzerinde önceden lojik ‘0’ bilgisi var ise bu bilgi korunur. Eğer C1 üzerinde önceden lojik ‘0’ bilgisi var ise bu bilgi korunur. Eğer C1 üzerinde önceden lojik ‘1’ bilgisi var ise M1 üzerinden toprağa boşalır. Eğer C1 üzerinde önceden lojik ‘1’ bilgisi var ise M1 üzerinden toprağa boşalır. M2 tr “off” durumuna geçer. M2 tr “off” durumuna geçer. Sonuçta C1 üzerine ‘0’ yazma işlemi gerçekleşir. Sonuçta C1 üzerine ‘0’ yazma işlemi gerçekleşir.

20 DRAM Hücresine ‘1’ Yazma İşlemi

21 Ön yükleme fazıyla C2 ve C3 transistörleri yazma işleminden önce lojik 1 seviyesine getirilir. lojik 0 seviyesine çekilir ve transistör ‘off’ konumuna getirilir. lojik 0 seviyesine çekilir ve transistör ‘off’ konumuna getirilir. Data_in hattı lojik ‘1’ seviyeye çekilir. Data_in hattı lojik ‘1’ seviyeye çekilir. WS (write select) hattı high seviyeye getirilir. WS (write select) hattı high seviyeye getirilir. Eğer C1 üzerinde önceden lojik ‘1’ bilgisi var ise bu bilgi korunur. Eğer C1 üzerinde önceden lojik ‘1’ bilgisi var ise bu bilgi korunur. Eğer C1 üzerinde önceden lojik ‘0’ bilgisi var ise C1 ve C2 arasında yük paylaşımı olur. C1 high seviyeye geçer. (C2 >>C1) Eğer C1 üzerinde önceden lojik ‘0’ bilgisi var ise C1 ve C2 arasında yük paylaşımı olur. C1 high seviyeye geçer. (C2 >>C1) M2 tr “on” durumuna geçer. M2 tr “on” durumuna geçer. Sonuçta C1 üzerine ‘1’ yazma işlemi gerçekleşir. Sonuçta C1 üzerine ‘1’ yazma işlemi gerçekleşir.

22 DRAM Hücresinden ‘0’ Okuma İşlemi

23 Ön yükleme fazıyla C2 ve C3 transistörleri okuma işleminden önce lojik 1 seviyesine getirilir. C1 kondasatörü üzerinde “0” yüklü olduğunu varsayalım. C1 kondasatörü üzerinde “0” yüklü olduğunu varsayalım. Okuma işleminin gerçekleşmesi için RS (read select) hattının aktif hale getirilmesi gerekir. Okuma işleminin gerçekleşmesi için RS (read select) hattının aktif hale getirilmesi gerekir. M3 transistörü on durumuna gelir. Fakat M2 off olduğundan C3 kondansatörü toprağa boşalamaz. M3 transistörü on durumuna gelir. Fakat M2 off olduğundan C3 kondansatörü toprağa boşalamaz. Bu durumda C1 kondansatörü üzerinde Lojik “0” saklandığı algılanır. Bu durumda C1 kondansatörü üzerinde Lojik “0” saklandığı algılanır. Sonuçta lojik ‘0’ okuma ilemi gerçekleşir. Sonuçta lojik ‘0’ okuma ilemi gerçekleşir.

24 DRAM Hücresinden ‘1’ Okuma İşlemi

25 Ön yükleme fazıyla C2 ve C3 transistörleri okuma işleminden önce lojik 1 seviyesine getirilir. C1 kondasatörü üzerinde “1” yüklü olduğunu varsayalım. C1 kondasatörü üzerinde “1” yüklü olduğunu varsayalım. Okuma işleminin gerçekleşmesi için RS (read select) hattının aktif hale getirilmesi gerekir. Okuma işleminin gerçekleşmesi için RS (read select) hattının aktif hale getirilmesi gerekir. M3 transistörü on durumuna gelir. Fakat M2 transistörüde “on” olduğundan M2 ve M3 üzeinden C3 kondansatörü toprağa boşalır. M3 transistörü on durumuna gelir. Fakat M2 transistörüde “on” olduğundan M2 ve M3 üzeinden C3 kondansatörü toprağa boşalır. Bu durumda C1 kondansatörü üzerinde Lojik “1” saklandığı algılanır. Bu durumda C1 kondansatörü üzerinde Lojik “1” saklandığı algılanır. Sonuçta lojik ‘1’ okuma işlemi gerçekleşir. Sonuçta lojik ‘1’ okuma işlemi gerçekleşir.

26 DRAM Hafıza Hücresinde Yazma Okuma İşlemi


"Rastgele Erişimli Bellekler (RAM) Hafıza dizisine verileri yazmaya veya isteğe göre yazılan bitleri okumaya izin veren hafıza birimidir. Hafıza dizisine." indir ppt

Benzer bir sunumlar


Google Reklamları