6.375: Karmaşık Sayısal Sistemler February 6, 2013http://csg.csail.mit.edu/6.375 L01-1.

... konulu sunumlar: "6.375: Karmaşık Sayısal Sistemler February 6, 2013http://csg.csail.mit.edu/6.375 L01-1."— Sunum transkripti:

1 6.375: Karmaşık Sayısal Sistemler February 6, 2013http://csg.csail.mit.edu/6.375 L01-1

2 Neden Karmaşık Sayısal Sistemler? Yeni ve heyecan verici hem de işe yarar bir şey Eğlencesi: Bir derste tasarlayabileceğini hiç düşünmediğin sistemler tasarla Büyük FPGA’lar ile mümkün Ayrıca az bir devre bilgisi ile karmaşık sayısal sistemler tasarlamanın mümkün olduğunu keşfedeceksiniz. February 6, 2013http://csg.csail.mit.edu/6.375 L01-2

3 Yeni, heyecan verici ve faydalı... February 6, 2013http://csg.csail.mit.edu/6.375 L01-3

4 Geniş ürün çeşitleri ASIC’lere dayalı ASIC(Application-Specific Integrated Circuit) = Uygulamaya Özel Tümleşik Devre February 6, 2013http://csg.csail.mit.edu/6.375 L01-4

5 Source: http://www.intel.com/technology/silicon/mooreslaw/index.htm Ne gerekli? IC’ler önemli ölçüde yüksek performanslı, Uygulamalar için optimize edilmiş mobilite sunmak için boyut ve güç toplu tüketici pazarlarına göndermek için maliyet February 6, 2013http://csg.csail.mit.edu/6.375 L01-5

6 Cep Telefonları: Samsung Galaxy S III Nisan 2012 Samsung Exynos Quad: - Dört çekirdekli A9 - 1GB DDR2 (düşük güç) - Multimedya işlemci -... 16GB NAND flash güç tüketimi <1W 6 Dört çekirdekli ARM karmaşık bloklardan sadece biridir Kompleks, Yüksek Performanslı Ama 3 wattan daha fazla güç tüketmemeli

7 Sunucu mikroişlemcileri de özel bloklara ihtiyaç duyar sıkıştırma / açma şifreleme / şifre çözme saldırı tespiti ve diğer güvenlik ile ilgili çözümler Spam ile başa çıkmak Kendi hatalarını teşhis ve maskeleme … February 6, 2013http://csg.csail.mit.edu/6.375 L01-7

8 Gerçek güç tasarrufu özel donanım gerektirir H.264 video decoder uygulamaları yazılıma karşı donanım güç / enerji tasarrufu 100 ila 1000 kat olabilir Ama bizim düşüncemize göre donanım tasarımı: Zor, riskli  Pazarlama süresini arttırır Esnek olmayan, kırılgan, hata eğilimli,... Değişen standartlarla başa çıkma zorluğu, … Yeni tasarım akışları ve araçları bu fikri değiştirebilir February 6, 2013http://csg.csail.mit.edu/6.375 L01-8

9 Multicore işlemciler yeni donanım ihtiyacını azaltacak mı? Düşük bir ihtimal - güç ve performans nedeniyle 64-çekirdek Tilera February 6, 2013http://csg.csail.mit.edu/6.375 L01-9

10 SoC & Multicore birlikte: Daha fazla uygulamaya özel blok On-chip hafıza bankaları Yapılandırılmış on-chip ağlar Genel amaçlı işlemciler Uygulamaya özel işlem birimleri February 6, 2013http://csg.csail.mit.edu/6.375 L01-10

11 SoC’lerin dizayn maliyetlerini düşürmek için ihtiyacımız olan … Çok fazla IP tekrar kullanımı Farklı performans ve uygulama gereksinimleri için bir bloğun birden çok örneği IP paketleme, böylece büyük bir sistem oluşturmak için bloklar kolayca birbirine monte edilebilir Maliyet, güç ve performans ödünleşmelerini anlamak için mimari araştırma Geçerlilik ve onaylama için tam sistem simülasyonları “Intellectual Property (fikri mülkiyet)” February 6, 2013http://csg.csail.mit.edu/6.375 L01-11

12 Donanım tasarımı bugün ellili yıllarda ki programlama gibi, yani, yüksek seviyeli diller icat edilmeden önce February 6, 2013http://csg.csail.mit.edu/6.375 L01-12

13 Programcılar bilgisayarlarının birçok detayını bilmek zorundalardı Bir IBM 650 Komutu: 60 1234 1009 “Dağıtım içine 1234 konumunun içeriğini yükle; bunu ayrıca üst akümülatöre de koy; alt akümülatörü sıfır yap; ve ardından sonraki komut için1009 konumuna git.” Bir bilgisayarı, örneğin kaç register’a sahip olduğunu bilmeden programlayabilir misin? IBM 650 (1954) Fortran bu düşünce yapısını değiştirdi (1956) 1950’lerin reaksiyonu February 6, 2013http://csg.csail.mit.edu/6.375 L01-13

14 Karmaşık SoC’ler tasarlamak için iyi derecede devre bilgisi ikinci planda Bluespec gibi modern yüksek seviyeli donanım sentez araçları kullanımı, devre tasarımından daha çok programlama ve mimaride bilgisayar bilimleri eğitimi gerektirir. February 6, 2013http://csg.csail.mit.edu/6.375 L01-14

15 Bluespec Davranışı ifade etmenin yeni yolu Paralel arayüzler(portlar) ile modülleri oluşturulan formal bir yöntem Derleyici portların çoğullanmasını ve ilişkili denetimi yönetir Modüllerin güçlü ve sıfır maliyetli parametrizasyonu Bluespec paketleyicileri kullanılarak C ve Verilog kodlarının kapsülleştirilmesi İşlem Seviyesi modellemeye yardımcı olur  Daha küçük, daha basit, daha temiz, daha doğru kod  sadece simülasyon değil, sentez de aynı şekilde Bluespec February 6, 2013http://csg.csail.mit.edu/6.375 L01-15

16 Parametreli modüller üzerinden IP tekrar kullanımı Örnek OFDM tabanlı protokoller MAC standard specific potential reuse Scrambler FEC Encoder InterleaverMapper Pilot & Guard Insertion IFFT CP Insertion De- Scrambler FEC Decoder De- Interleaver De- Mapper Channel Estimater FFTSynchronizer TX Controller RX Controller S/P D/A A/D Farklı algoritmalar Farklı verimlilik gereksinimleri Farklı parametre ayarları ile tekrar kullanılabilir algoritma WiFi: 64pt @ 0.25MHz WiMAX: 256pt @ 0.03MHz WUSB: 128pt 8MHz WiFi ve WiMAX arasında %85 tekrar kullanılabilir kod 4 haftada WiFi’den WiMAX’a  (Alfred) Man Cheuk Ng, … WiFi: x 7 +x 4 +1 WiMAX: x 15 +x 14 +1 WUSB: x 15 +x 14 +1 Konvolüsyonel Reed-Solomon Turbo February 6, 2013http://csg.csail.mit.edu/6.375 L01-16

17 http://csg.csail.mit.edu/6.375 Bluespec'den yüksek seviye Senteze VCD çıktı Debussy Görselleştirme C Bluesim Cycle Accurate Bluespec SystemVerilog kaynak Verilog 95 RTL Verilog sim Bluespec Derleyicisi RTL sentez kapılar Yer & Rota Tapeout FPGA Güç tahmin aracı İlk olarak simüle İkincisi FPGA’da koşturma Çip tasarım yolunu araştırmayacağız February 6, 2013 L01-17

18 Çip Dizayn Sitilleri Özel ve Yarı-Özel Elle çizilmiş transistörler (+ bazı standart hücreler) Yüksek hacimli, mümkün olan en iyi performans: En gelişmiş mikroişlemciler için kullanılan Standart Hücre Bazlı ASIC'ler Yüksek hacimli, orta performans: Grafik çipleri, ağ çipleri, cep telefonu çipleri Saha Programlanabilir Kapı Dizileri (Field-Programmable Gate Arrays - FPGA) Prototipleme Düşük hacimli, düşük-orta performanslı uygulamalar Farklı tasarım sitilleri çok farklı maliyetlere sahip February 6, 2013http://csg.csail.mit.edu/6.375 L01-18

19 Üstel büyüme: Moore Yasası Intel 8080A, 1974 3Mhz, 6K transistors, 6u Intel 8086, 1978, 33mm 2 10Mhz, 29K transistors, 3u Intel 80286, 1982, 47mm 2 12.5Mhz, 134K transistors, 1.5u Intel 386DX, 1985, 43mm 2 33Mhz, 275K transistors, 1u Intel 486, 1989, 81mm 2 50Mhz, 1.2M transistors,.8u Intel Pentium, 1993/1994/1996, 295/147/90mm 2 66Mhz, 3.1M transistors,.8u/.6u/.35u Intel Pentium II, 1997, 203mm 2 /104mm 2 300/333Mhz, 7.5M transistors,.35u/.25u http://www.intel.com/intel/intelis/museum/exhibit/hist_micro/hof/hof_main.htm Yaklaşık nispi boyutları ile gösterilmiştir February 6, 2013http://csg.csail.mit.edu/6.375 L01-19

20 Intel Ivy Bridge 2012 L01-20 February 6, 2013http://csg.csail.mit.edu/6.375 Quad core Quad-issue out-of-order süperskalar işlemciler Caches: L1 64 KB/core L2 256 KB/core L3 6 MB paylaşılan 22nm teknoloji 1.4 milyar transistör 3.4 GHz saat frekansı Güç > 17 Watts (saat hızı düşürülmüş) Aynı boyutta kalıp üzerine 1200486 dan fazla işlemci sığabilir.

21 Ama Dizayn Eforu Artıyor Nvidia Grafik İşleme Üniteleri Front-end lojiği tasarlıyor(RTL) Back-end çip üzerindeki bütün kapıları ve kabloları sığdırıyor; zamanlama özelliklerini karşılıyor; gücü, toprağı ve saati bağlıyor Transistörler (M) Relative staffing on front-end Relative staffing on back-end 9x growth in back-end staff 5x growth in front-end staff February 6, 2013http://csg.csail.mit.edu/6.375 L01-21

22 Dizayn Maliyeti Çip Maliyetini Etkiler Bir Altera çalışması Non-Recurring Engineering (NRE ->Tekrar kullanılmayan Mühendislik) 90nm ASIC için maliyeti ~ 30M $ 59% çip dizaynı (mimari, lojik ve I/O tasarımı, ürün & test mühendisliği) 30% yazılım ve uygulamaların geliştirilmesi 11% prototipleme (masks, wafers, boards) Eğer 100,000 ünite satarsak, NRE maliyeti 30M $ /100K = 300 $ çip başına! eklenir Alternatif: FPGA kullan El yapımı IBM-Sony-Toshiba Cell mikroişlemci 90nm de 4GHz sağlar, ancak geliştirme maliyeti >$400M February 6, 2013http://csg.csail.mit.edu/6.375 L01-22

23 Field-Programmable Gate Arrays (FPGAs) (Sahada Programlanabilir Kapı Dizileri) Seri üretilen ancak fabrikasyon sonrasında müşteri tarafından programlanan diziler SRAM bit yükleme, ya da FLASH bellek yükleyerek programlanabilir Dizideki her hücre programlanabilir lojik işlevi içerir Dizinin lojik fonksiyonları arasında programlanabilir bağlantılar vardır Overhead of programmability dizileri ASIC’ler ile karşılaştırıldığında pahalıve yavaş yapar Ancak, küçük hacimli işler için ASIC’den çok daha ucuz bir yöntemdirçünkü NRE maliyeti çip geliştirme maliyetlerini kapsamaz (sadece programlamayı kapsar) February 6, 2013http://csg.csail.mit.edu/6.375 L01-23

24 FPGA Avantajları ve Dezavantajları Avantajları Hataların maliyetini önemli ölçüde azaltır Az miktarda fiziksel tasarım işi Her tasarımdan retikül masrafını çıkarır Dezavantajları (Bir ASIC ile karşılaştırıldığında) [Kuon & Rose, FPGA2006] Güç anahtarlaması 12 kat civarı daha kötü Performans 3-4 kat daha kötü 20-40 kat daha büyük alan Yine de RTL seviyesinde büyük bir tasarım çabası gerektirir February 6, 2013http://csg.csail.mit.edu/6.375 L01-24

25 FPGA’lar: yeni bir fırsat “Büyük” FPGA’lar yaygın olarak kullanılabilir hale gelmiştir Bir multicore bir FPGA üzerinde emüle edilebilir Ama programlama modeli RTL ve çok fazla insan donanım tasarlamıyor FPGA’ların Bluespec ile kullanımı sağlanmıştır February 6, 2013http://csg.csail.mit.edu/6.375 L01-25

26 6.375 Philosophy Effective abstractions to reduce design effort High-level design language rather than logic gates Control specified with Guarded Atomic Actions rather than with finite state machines Guarded module interfaces to systematically build larger modules by the composition of smaller modules Design discipline to avoid bad design points Decoupled units rather than tightly coupled state machines Design space exploration to find good designs Architecture choice has largest impact on solution quality We learn by doing actual designs February 6, 2013http://csg.csail.mit.edu/6.375 L01-26

27 6.375 Complex Digital Systems: 2011 projects Optical flow in Harvard Robo Bee project Spinal Codes for Wireless Communication Data Movement Control Instruction and OS extension for multicore PPC H.265 Motion Estimation for video compression A chip was fabricated soon afterwards Hard Viterbi Decoder 27 6 weeks of individual lab work + 6-week group projects Fun: Design systems that you never thought you would design in a course

28 Resources – beyond TA, mentors and classmates Lecture slides (with animation) Make sure you sure you understand the lectures before exploring other materials http://csg.csail.mit.edu/6.375/handouts.html BSV By Example, Rishiyur S. Nikhil and Kathy R. Czeck (2010) Computer Architecture: A Constructive Approach, Arvind, Rishiyur S. Nikhil, Joel S. Emer, and Murali Vijayaraghavan (2012) Uses Executable and Synthesizable processor Specifications Bluespec System Verilog Reference manual Bluespec System Verilog Users guide How to use all the tools for developing BSV programs February 6, 2013http://csg.csail.mit.edu/6.375 L01-28