Sunum yükleniyor. Lütfen bekleyiniz

Sunum yükleniyor. Lütfen bekleyiniz

Anahtarlamalı Nano Dizinler ile Lojik Devre Tasarımı ve Boyut Optimizasyonu Muhammed Ceylan Morgül Mustafa Altun (Yrd. Doç. Dr.) 3501 Kariyer Geliştirme.

Benzer bir sunumlar


... konulu sunumlar: "Anahtarlamalı Nano Dizinler ile Lojik Devre Tasarımı ve Boyut Optimizasyonu Muhammed Ceylan Morgül Mustafa Altun (Yrd. Doç. Dr.) 3501 Kariyer Geliştirme."— Sunum transkripti:

1 Anahtarlamalı Nano Dizinler ile Lojik Devre Tasarımı ve Boyut Optimizasyonu Muhammed Ceylan Morgül Mustafa Altun (Yrd. Doç. Dr.) 3501 Kariyer Geliştirme Programı Nanoelektronik ve Hesaplama -ECC- Grubu

2 Akış  Giriş  Shannon, CMOS, Moore Kanunu, Nano teknoloji  Self-Assembly: Kendiliğinden hazır hale gelen üretim  İki ve Dört Uçlu Nano-dizinler (Diyot, CMOS, Dört-uçlu anahtar tabanlı)  Nano-dizinlerin analizleri ve boyut formüllerinin çıkarılması  Diyot tabanlı  CMOS tabanlı  Dört-uçlu anahtar tabanlı  XOR fonksiyonlarının sentezi (Dört-uçlu anahtar tabanlı nano-dizin)  Boyutların Karşılaştırılması  Sonuç  Gelecek Çalışmalar ve Tartışma

3 Giriş  1938: Claude Shannon’un “A symbolic analysis of relay and switching circuits” tezi  1963: CMOS.

4 Giriş  1965: Moore Kanunu  «Her oniki ayda bir, entegre bir devrenin içindeki transistör sayısı iki katına çıkacaktır.»  2005: Gordon Moore kendisi dahi Moore Kanununun geçerliliğini yitireceğini ifade etti.  Transistör’ün fiziksel çalışma limitleri

5 Giriş  Nano-ölçekte gelişen yeni teknoolojiler  Tek-elektron transistörler, quantum devreler, nano-teller…  Moleküler-DNA hesaplama  Kendi kendine oluşmayı sağlayan (Self- assambly) fabrikasyon tekniği  Düzenli ve sıralı şekil  Ucuz  Örnek: İki ve dört uçlu anahtar tabanlı nanoa-dizinler.

6 Giriş Diyot TabanlıDört-uçlu Anahtar TabanlıCMOS Tabanlı

7 Diyot tabanlı nano-dizinler (ile devre tasarımı) f = AB + CD f = AB f = A + B Diyot T. = (Çarpım S. + Çıkış S.) x (Giriş S. + Çıkış S.)

8 CMOS tabanlı nano-dizinler (ile devre tasarımı) f = (AB + CD)’= A’C’ + A’D’ + B’C’ + C’D’ CMOS T.=(Giriş S. + Çıkış S.) x (f fonk. Çarp. S. + f D fonk. Çarp. S.) f D = AB + CD

9 4-uçlu anahtar tabanlı nano-dizinler (ile devre tasarımı) f = x 1 x 2 x 3 + x 1 x 4 + x 1 x 5 Dört-uçlu Anahtar T. = (f D fonk. Çarp. S.) x (f fonk. Çarp. S.) f D = x 1 + x 2 x 4 x 5 + x 3 x 4 x 5

10 Üç Nano-dizin türünün karşılaştırılması

11 XOR fonksiyonlarının dört-uçlu nano-dizinler ile sentezi  XOR fonksiyonları  Tüm girişler aynı ağırlıkta  Simetrik  Ardışıl yapıda  Genel bir dizayn algoritması geliştirmeye uygun  Tek sayıda girişin «1» değerini alması durumunda fonksiyon «1» değerini alır. (fonksiyonun tersi, çift sayıda giriş  Kullanım Alanları  Toplayıcılar  İşlemciler (tüm türler)  Test/Kontrol  Haberleşeme Devreleri  Veri haberleşmesi  Fonksiyonlar için eşitlik testi

12 XOR fonksiyonlarının dört-uçlu nano-dizinler ile sentezi  Literatürde bulunan sonuçlar Altun’un özel Metotu

13 XOR fonksiyonlarının dört-uçlu nano-dizinler ile sentezi  Önerilen Teknik f = f 1 f 2 + f 3 f 4 Örnek: XOR 10 fonksiyonu

14 XOR fonksiyonlarının dört-uçlu nano-dizinler ile sentezi  Önerilen teknik ile bulunan sonuçlar

15 XOR fonksiyonlarının dört-uçlu nano-dizinler ile sentezi  Önerilen Teknik için geliştirilen iyileştirmeler İyileştirme Tür1: Fonksiyonlar için optimum özel tasarımların bulunması XOR 4 İyileştirme Tür2: XOR 2 fonksiyonun «0» kullanmadan birleşme özelliği f=x 5 ’.x 6 +x 5.x 6 ’ +……… XOR 3 5x53x53x43x3

16 XOR fonksiyonlarının dört-uçlu nano-dizinler ile sentezi  Literatürdeki veriler ile elde edilen nihai sonuçların karşılaştırılması

17 Sonuç  Üç tür Nano-dizin için genel tasarım metotlları ortaya konuldu.  Diyot, CMOS ve Dört-uçlu anahtar tabanlı  Üç türün karşılaştırılmasında Dört-uçlu nano-dizinlerin daha küçük boyutlara sahip olabileceği gözlendi.  İlk 4 XOR fonksiyonun optimum tasarımları elde edildi.  Dört-uçlu anahtar tabanlı devrelerin geleneksel CMOS devreler üzerindeki alan avantajı saptandı.

18 Gelecek Çalışmalar ve Tartışma  Tüm XOR fonksiyonları için optimum tasarımların elde edilmesi  Dört-uçlu nano-dizin  Boyut açısından daha avantajlı bir genel metot geliştirilmesi  Dört-uçlu nano-dizin tasarımların testi  Gerçek boyut karşılaştırması  Gerçekten Dört-uçlu anahtar tabanlı devreler geleneksel CMOS devrelere alternatif olabilir mi?  (Self-assembly)

19 3501 Kariyer Geliştirme Programı Nanoelektronik ve Hesaplama -ECC- Grubu Teşekkürler


"Anahtarlamalı Nano Dizinler ile Lojik Devre Tasarımı ve Boyut Optimizasyonu Muhammed Ceylan Morgül Mustafa Altun (Yrd. Doç. Dr.) 3501 Kariyer Geliştirme." indir ppt

Benzer bir sunumlar


Google Reklamları