Dijital Elektronik Bipolar Tekniği ile Gerçekleştirilen Sayısal Kapı Aileleri
İçerik Bipolar Transistörlü Evirici – Geçiş Eğrisi – Lojik Seviye Diyagramı – Çıkış Yelpazesi TTL Ailesi (Transistör-Transistör Lojik) – Basit TTL Evirici – Basit TTL Eviricinin Çıkış Yelpazesi – TTL VE-DEĞİL Kapısı Giriş Transistörü Totem-Pole Çıkış Katı – Schottky Kenetlemeli TTL Kapıları – Düşük Güçlü Schottky Kenetlemeli TTL Ailesi – TTL VEYA-DEĞİL Kapısı – TTL VE-KAPISI ECL Ailesi (Emiter Bağlamalı Lojik) – ECL VEYA-VEYA DEĞİL Kapısı I 2 Ailesi – Standart I 2 Ailesi
Bipolar Transistörlü Evirici Devre analizi için gerekli büyüklükler: β f : İleri yön akım kazancı V ϒ : İletime geçme gerilimi V BEon :Baz-emiter jonksiyonu iletim potansiyeli V BEsat :Baz-emiter jonksiyonu doyum potansiyeli V CEsat :Kollektör-emiter jonksiyonu doyum potansiyeli
Bipolar Transistörlü Evirici Geçiş Eğrisi
Bipolar Transistörlü Evirici Lojik Seviye Diyagramı TW=V IH -V IL NM H =V OH -V IH NM L =V IL -V OL LS=V OH -V OL Tipik Değerler: V BESAT =0.8V V CESAT =0.1V~0.2V V IL =0.7V V IH =1.5V V OL =0.1V V OH =5V
Bipolar Transistörlü Evirici Çıkış Yelpazesi T0T0 T1T1
TTL Ailesi (Transistör-Transistör Lojik) Basit TTL Evirici
TTL Ailesi Basit TTL Eviricinin Çıkış Yelpazesi
TTL VE-DEĞİL Kapısı
TTL VE-DEĞİL Kapısı Giriş Transistörü
TTL VE-DEĞİL Kapısı Totem-Pole Çıkış Katı ve Geçiş Eğrisi
Schottky Kenetlemeli TTL Kapıları
Schottky Kenetlemeli TTL VE-DEĞİL Kapısı
Düşük Güçlü Schottky Kenetlemeli TTL Ailesi
TTL Tekniği ile Gerçekleştirilen Diğer Fonksiyonlar TTL VEYA-DEĞİL Kapısı
TTL Tekniği ile Gerçekleştirilen Diğer Fonksiyonlar TTL VE Kapısı
TTL Tekniği ile Gerçekleştirilen Diğer Fonksiyonlar İki Girişli VE/VEYA-DEĞİL Kapısı
TTL Tekniği ile Gerçekleştirilen Diğer Fonksiyonlar Çıkışı üç konum alabilen TTL-LS Kapısı
ECL Ailesi (Emiter Bağlamalı Lojik)
ECL VEYA/VEYA-DEĞİL
ECL Kapısı Gerilim Geçiş Eğrisi
I 2 Ailesi
Standart I 2 Ailesi