Doç.Dr. Ahmet ÖZMEN Sakarya Üniversitesi

... konulu sunumlar: "Doç.Dr. Ahmet ÖZMEN Sakarya Üniversitesi"— Sunum transkripti:

1 Doç.Dr. Ahmet ÖZMEN Sakarya Üniversitesi
İLERİ SAYISAL SİSTEM TASARIMI VE SENTEZLEME 1. Hafta: Verilog-HDL Programlamaya Giriş Doç.Dr. Ahmet ÖZMEN Sakarya Üniversitesi

2 Ders planı Verilog-HDL programlama dili
Tarihçe Özellikleri Verilog nasıl çalışır? Verilog ile ilgili bazı kavramlar Programlama, simülasyon ve sentezleme araçları ModelSim Quartus II Altera DE-2 Board’u

3 Tarihçe 1983: Gateway Design Automation, Verilog HDL "Verilog" ve simülatörünü yayınladı. 1985: Verilogun geliştirilmiş bir versiyonu - "Verilog-XL" yayınlandı. 1987: Verilog-XL daha popüler hale geliyor (aynı yıl VHDL) IEEE standardı olarak yayınlandı. 1989: Cadence, Gateway’i satın aldı. 1995: Verilog standart 1364 olarak IEEE tarafından kabul edildi - Verilog HDL, Verilog 1995. 2001: İlk ana revizyon (temizleme ve geliştirmeler) - Standart (veya Verilog 2001). Systemverilog geliştiriliyor - Daha iyi sistem simülasyonu ve doğrulama desteği

4 Donanım Tanımlama Dilleri (Hardware Description Languages(HDL)) Özellikleri
Örnek HDL’ler: ABEL, VERILOG, VHDL Avantajları: Belgeleme Esneklik (kolay tasarım veya mod değişiklikleri yapmak için) Taşınabilirlik (HDL standart ise) Modelleme, simülasyon (test benches) ve sentezleme için, tek dil. Bırak, kapı üretimini sentez kendi yapsın. Mühendis verimliliğinde artış. Ancak: Tasarıma farklı bir yaklaşım şekli Mühendisler metin yerine grafik(şemalar) kullanarak tasarım yapmaya alışmışlardı dolayısıyla bu onlar için yeni birşeydi.

5 Verilog nasıl çalışır? Verilog - lojik ve sayılar
Dört değer lojik sistemi 0 - lojik sıfır, ya da yanlış durumu 1 - lojik 1, ya da doğru durumu x, X - bilinmeyen Logic değer z, Z - yüksek empedans durumu Sayı biçimleri b, B - ikili d, D - ondalık (varsayılan) h, H - onaltılık o, O - sekizlik 16'H789A - hex formatında 16-bitlik bir sayı 1'b0 - 1 bit

6 Verilog değişken türleri
Sabitler parameter DIME = 10; parameter width = 32, nickel = 5; parameter quarter = 8’b0010_0101; Nets – wire clock, reset_n; – wire[7:0] a_bus; Registers – reg clock, reset_n; – reg[7:0] a_bus; Integer Sadece döngülerde genel amaçlı değişkenler olarak kullanım için – integer n;

7 Operatörler Bit düzeyi Verilog VHDL Azaltma
~ negation y = ~ a; y = NOT a; & and y = a & b; y = a AND b; | inclusive or(or) y = a | b; y = A OR b; ^ exclusive or(xor) y = a ^ b; y = a XOR b; nand y = ~(a & b); y = A NAND Azaltma Tek bir veri yolu kabul edip bir bit sonuç döndürür & and y = & a_bus; ~& nand | or y = | a_bus; ^ exclusive or

8 Operatörler (devamı) İlişkisel (doğru için 1 döndürür, yanlış için 0)
< küçüktür, <= > büyüktür, >= Eşitlik == mantıksal eşitlik != mantıksal eşitsizlik Mantıksal Karşılaştırma Operatörleri ! mantıksal değilleme && mantıksal ve || mantıksal veya Aritmetik Operatörler + - *

9 Operatörler (devamı) Kaydırma Koşul Çift ifadelerden birini seçer
<< sola mantıksal kaydırma, (<<< aritmetik) >> sağa mantıksal kaydırma(>>> aritmetik) Koşul Çift ifadelerden birini seçer ? : ?’nden önceki mantıksal ifade değerlendirilir Eğer doğruysa, :’den önceki ifade çıkışa atanır Eğer yanlışsa, :’den sonraki ifade çıkışa atanır Y = (A > B) ? 1 : 0 Y = (A == B) ? A + B : A – B

10 Modelsimde Proje Akışı
ModelSim, sayısal devreleri doğrulama ve hata ayıklama için yaygın olarak kullanılan lojik simülasyon aracıdır. Verilog, VHDL ve SystemC için birleştirilmiş bir hata ayıklama ortamı ile tek çekirdek simülatörü (SingleKernelSimulator) teknolojisini ilk birleştiren Mentor Graphics oldu.

11 Quartus II Quartus II geliştiricilere tasarımlarını derleme olanağı sunan, HDL tasarımlarının analiz ve sentezini yapabilecekleri, zamanlama analizi gerçekleştirebilecekleri, tasarımlarının farklı uyaranlara verdikleri reaksiyonları simüle edebilecekleri ve hedef aygıtı programlayıcı ile yapılandırabilecekleri bir yazılım aracıdır. Altera tarafından geliştirilmiştir.

12 DE2-115 Geliştirme ve Eğitim Kartı
İdeal Eğitim Platformu Altera ® DE2-115 Geliştirme ve Eğitim kartı profesörler için, profesörler tarafından tasarlanmıştır. Bu kart dijital mantık, bilgisayar organizasyonu ve FPGA eğitimi için ideal bir araçtır. Altera Cyclone ® IV 4CE115 FPGA’ya sahip olan DE2-115 kartı üniversiteler ve kolejlerde laboratuvar kullanımı için tasarlanmıştır. Dijital mantık ve bilgisayar organizasyonu konusunda eğitim çalışmalarında temel kavramları açıklayan basit görevlerden, gelişmiş tasarımlara kadar geniş bir yelpaze için uygundur.

13

14 Kitaplar “FPGA Prototyping by Verilog Examples”, 2008, Pong P. Chu, Wiley “Starters Guide to Verilog 2001” by Ciletti, 2004, Prentice Hall “Fundamentals of Digital Logic with Verilog Design” by Brown and Vranesic, 2003, McGraw-Hill, “Advanced Digital Design with the Verilog HDL”, by Ciletti, 2003, Prentice-Hall, “HDL Chip Design” by Smith, 1996, Doone Publications, “Verilog Styles for Synthesis of Digital Systems” by Smith and Franzon, 2000, Prentice Hall, “Verilog HDL” by Palnitkar”, 2003, Prentice Hall, “Verilog for Digital Design” by Vhadi and Lysecky, 2007, Wiley,