SIRALI MANTIKTA(SEQUENTIAL LOGİC) SAAT SİNYALİNİN FPGA’ DE VERİLMESİ.

YayınlayanYamaner Kalkan Değiştirilmiş 10 yıl önce

Benzer bir sunumlar

... konulu sunumlar: "SIRALI MANTIKTA(SEQUENTIAL LOGİC) SAAT SİNYALİNİN FPGA’ DE VERİLMESİ."— Sunum transkripti:

1 SIRALI MANTIKTA(SEQUENTIAL LOGİC) SAAT SİNYALİNİN FPGA’ DE VERİLMESİ

2

3

4 Projenin kaydedildiği klasör içerisindeki ‘şematik_dosya_adı.ucf’ uzantılı -Örneğin; sema.ucf- dosya çift tıklayarak açılır.

5

6 Açılmış olan ‘.ucf’ uzantılı dosyanın ikinci satırına: NET "BTN0" CLOCK_DEDICATED_ROUTE=FALSE; Kısmı kopyalanır ve ardından ‘sema.ucf’ kaydedilerek kapatılır.

7 Kopyalanmadan önceki hali

8

9 Kopyalandıktan sonraki hali

10

11

12

13 Bu aşamalardan sonra ‘.bit’ uzantılı dosya olmuş olup FPGA’e yüklenmeye hazırdır.

"SIRALI MANTIKTA(SEQUENTIAL LOGİC) SAAT SİNYALİNİN FPGA’ DE VERİLMESİ." indir ppt

Benzer bir sunumlar

Google Reklamları