Flip-Floplar BÖLÜM 6.

... konulu sunumlar: "Flip-Floplar BÖLÜM 6."— Sunum transkripti:

1 Flip-Floplar BÖLÜM 6

2 Giriş Bileşik devrelerde çıkışlar girişlerin O anki durumlarına bağlıdır. Sayısal devrelerde çoğu zaman birleşik devreler bulunsa bile bilginin saklanması ve işlenmesi için bir sıralı (Ardaşıl) devreye ihtiyaç vardır. Sıralı bir devre birleşik bir devre ve oluşan bilginin saklaması için bellek elemanlarından oluşur. Böylelikle belli bir zaman ve sırada ikili durumların oluşması sağlanabilir.

3 Giriş Bellek elemanının belli bir anda saklanan ikili bilgiler sıralı devrenin o andaki durumunu belirler. Sıralı bir devrenin çıkışı ise o anda sadece girişlerin durumu ile değil aynı zamanda bellek elemanlarında saklanan ikili bilgiye de bağlıdır. En fazla karşılaşılan sıralı devre uygulamaları sayıcılar (counters), kaydediciler (registers) ve belleklerdir (memory). Bu bölümde Sıralı devrelerin oluşmasını sağlayan hafıza elemanları (Mandal ve Flip-Floplar) anlatılacaktır.

4 Mandal (Latches) Latch iki kararlı durumu olan geçici bir saklama elemanıdır ve bir belleğin en temel formudur. Bir latch, bir giriş sinyali ile durumu değişmedikçe ikili bir bilgiyi güç verildiği müddetçe saklayabilir. R-S, D gibi çeşitli türleri vardır. Çeşitli latch devreleri arasındaki fark, giriş sayısı ve çıkışların girişlerin durumuna göre etkilenme şeklidir.

5 S-R Latch S-R (Set-Reset,Kurma-Silme) en temel latch türüdür. Temel olarak bir S-R latch’i VEYA Değil (NOR) ve VE Değil (NAND) kapıları olmak üzere iki temel kapı türü ile elde edilebilir. R (Reset) ve S (Set) olmak üzere iki girişi ve Q ve Q’ ile gösterilen iki çıkış vardır. Bu iki çıkış normal çalışma durumlarında birbirinin tersidir. Temel olarak R-S Latchinin iki farklı çıkış durumu vardır. Q=0 olduğu durum => silme, Q=1 durumu => kurma

6 S-R Latch S-R latch, iki girişi de ‘0’ olduğunda Saklama (Latch) durumunda çalışır. Bu durumda, Çıkışlar önceki konumunu korur. R S Q 1 Latch’in SİLME durumunda olduğu (Q = 0) varsayılırsa; Latch’i KURMA durumuna geçirmek için (Q = 1), R ucu ‘0’ da kalırken S ucuna ‘1’ sinyali verilir. Latch başlangıçta SİLME durumunda 1 R S Q 1 Latch initially SET SİLME için (Q = 0), S=0 iken R ucuna anlık ‘1’ sinyali verilir. 1

7 S-R Latch S-R latch, iki girişi de ‘1’ olduğunda Kararsız (Latch) duruma geçer. Bu istenmeyen durumda her iki çıkış da sürekli ‘0’ olur 1 R S Q Latch başlangıçta SİLME durumunda 1 1

8 D Latch Bir S-R latch’nin S ve R girişleri arasına DEĞİL kapısı bağlanarak D (Data) latch’i elde edilir.

9 Yetki Girişli S-R Latch
Yetkili latchler temel latch’lerin bir türevidir. Bu latch’lerde Yetki (Enable-EN) olarak adlandırılan ekstra bir uç daha vardır. EN=1 olmadığı sürece R ve S girişlerin bir etkisi yoktur.

10 Yetki Girişli D Latch D girişine uygulanan işarete bağlı olarak çıkışın değişmesi için yetkilendirme işleminin yapılması gerekmektedir. Yetki EN=1 uygulayarak gerçekleştirilir. Yetkilendirme işlemi yapılmazsa çıkışlarda bir önceki durum korunacaktır.

11 Latchler Example Q D EN Aşağıda verilen girişler için D latch’inin çıkışını çiziniz. Q Yetki aktif değil bu sebeple çıkışlar korunuyor.

12 Tetikleme negatif veya pozitif olabilir.
Flip-floplar Bir flip-flop, durumların değişimine göre latch’lerden farklılık gösterir. Bir flip-flop saat sinyaline göre yeni bir bilginin saklanmasını sağlayan bir devredir. Bu saat sinyaline tetikleme sinyali de denilir. Tetikleme negatif veya pozitif olabilir. Tetikleme ucu (Clock)

13 Flip-floplar Bir pozitif-kenar tetiklemeli D flip-flop’un doğruluk tablosu aşağıda görülmektedir. Yukarı Ok, flip-flop’un sadece tetikleme sinyalinin yükselen kenarında cevap vereceğini göstermektedir. Aksi takdirde, flip-flop saklama durumunda olacaktır. Negatif-kenar tetiklemeli D flip-flop ise tam ters olarak düşen kenarda çalışmaktadır. (a) Pozitif-kenar tetiklemeli (b) Negatif-kenar tetiklemeli

14 R-S Flip-flop Bir R-S mandalının girişlerine harici VE kapıları eklemek suretiyle R-S flip-flop’u elde edilebilir.

15 D Flip-flop Bir R-S flip-flop’un S girişine DEĞİL kapısı bağlanarak R girişine bağlanması halinde D flip-flop elde edilebilir.

16 JK Flip-flop J-K flip-flop, R-S flip-flop tipindeki tanımsız durumun ortadan kaldırılması açısından bu tipin gelişmiş bir şekli denilebilir. Bu FF’da, J=1 ve K = 1, durumunda ise ve tetikleme de aktifse, çıkışlar bir önceki durumun tersi haline gelir. Bu duruma toggle denilir.

17 JK Flip-flop J-K flip-flop, R-S flip-flop tipindeki tanımsız durumun ortadan kaldırılması açısından bu tipin gelişmiş bir şekli denilebilir. Bu FF’da, J=1 ve K = 1, durumunda ise ve tetikleme de aktifse, çıkışlar bir önceki durumun tersi haline gelir. Bu duruma toggle denilir.

18 Örnek Çözüm JK Flip-flop Aşağıdaki girişlere göre Q çıkışını çiziniz Q
CLK Aşağıdaki girişlere göre Q çıkışını çiziniz Q K Çözüm Kur Toggle Kur Latch CLK J K Q

19 Flip-floplar Senkron girişler, saat darbesinin kenar tetiklemesine göre Flip-Flopların çıkış durumlarının değişmesini sağlayan uçlardır. (Örneğin, D veya J-K girişleri gibi). Bir çok flip-flop’da, saat sinyalinden bağımsız olarak çıkışları değiştiren ve asenkron olarak adlandırılan uçlar vardır. PRE Q J Bu uçlar genelde (PRE) Kurma ve and Silme (CLR) olarak adlandırılır ve Aktif ‘0’ uçlardır. CLK Q K CLR

20 Örnek Çözüm Flip-floplar
PRE Q J Örnek CLK Aşağıda verilen girişlere göre Q çıkışını çiziniz. Q K Çözüm CLR Kur Toggle Kur Sil Toggle Latch CLK J K Kur PRE Sil CLR Q

21 Flip-flop Karakterisitikleri
Propagation delay time (Yayılım gecikmesi) çıkışın yükselen ve düşen kenarlarına göre belirlenmektedir. Saat sinyalinin %50 seviyesine ulaşmasından çıkış genliğinin %50 seviyesine ulaşması arasında geçen süreye göre hesaplanır. Yükselen kenarın %50’sine ulaşıldığında %50 CLK CLK Çıkış, yüksek seviyeden düşük seviyenin %50’sine geldiğinde Q Çıkış, normal genliğin %50 seviyesine yükseldiğinde Q tPHL tPLH Tipik bir kapı entegresinin yayılım gecikmesi (74AHC, CMOS) yaklaşık 4 ns civarıdır. Daha hızlı entegreler de mevcuttur.

22 Flip-flop Karakterisitikleri
Bir diğer yayılım gecikmesi ise asenkron girişler için belirlenir. Senkron girişlere benzer olarak bu yayılım gecikmesi de sinyallerin %50 seviyeye ulaşmasına göre hesaplanır. 74AHC ailesi entegrelerde gecikme 5 ns altındadır. %50 CLR %50 PRE Q %50 Q %50 tPHL tPLH

23 Flip-flop Uygulamaları
Çıkış hatları Temelde flip-flop’lar, geçici veri saklama, frekans bölücüler ve sayıcılarda kullanılmaktadır. Q0 Q1 Q2 Tipik bir veri saklama uygulamarında, bir grup flip-flop paralel veri hatları olarak birbirine bağlanır ve saat girişleri birleştirilir. Veriler bir sonraki saat darbesinde saklanmış olur. Paralel veri girişleri Q3 Saat Silme

24 Flip-flop Uygulamaları
Frekans bölücü, bir grup flip flop zincir şeklinde bağlanarak ve toggle modda çalıştırılarak 2 ve katları şeklinde bölücü devresi tasarlanabilir. 1 1 QA QB fout J J Tek flip-flop fin sinyalini 2’ye böler. 2 flip-flop fin girişini 4’e böler (v.b). fin CLK CLK K K fin Dalga şekilleri: fout

25 Pals üreteci Pals üreteçleri genelde tek kararlı multivibrator devreleridir. Bu devrelerde, bir kere tetikleme yapıldığı zaman devre önceden belirlenen bir süre boyunca kararsız duruma geçer. Sonra kararlı duruma tekrar geçer. +V REXT CEXT Çoğu üreteç için kararsız durum süresi (tW) harici RC devrelerindeki R ve C değerlerine göre belirlenir. Q CX RX/CX Tetikleme Q Tetikleme Q tW

26 The 555 zamanlayıcı 555 zamanlayıcı farklı bir çok şekilde ayarlanabilen bir entegredir. 555 ile yapılan temel pals üreteç devresi şekilde görüldüğü gibidir. Pals genişliği, R1C1 değerlerine göre belirlenir ve yaklaşık olarak tW = 1.1R1C1 ile hesaplanır. +VCC R1 RESET VCC DISCH Negatif gerilime göre tetikleme THRES OUT tW = 1.1R1C1 TRIG CONT GND C1

27 Soru Çözüm The 555 zamanlayıcı
Aşağıdaki devrenin pals genişliğini hesaplayınız. Çözüm tW = 1.1R1C1 = 1.1(10 kW)(2.2 mF) = 24.2 ms +VCC +15 V R1 10 kW RESET VCC DISCH THRES OUT tW = 1.1R1C1 TRIG CONT C1 GND 2.2 mF

28 The 555 zamanlayıcı 555 entegresi aşağıdaki devrede görüldüğü gibi iki kararlı multivibrator olarak ayarlanabilir. Yani kare dalga üreteci gibi kullanılabilir. Devrede C1 , R1 ve R2 üzerinden dolarken sadece R2 üzerinden boşalır. Çıkış frekansı aşağıdaki gibi hesaplanır: +VCC R1 RESET VCC DISCH Frekans ve görev çevirimi bu elemanlara göre ayarlanır. R2 THRES OUT TRIG CONT C1 GND

29 The 555 zamanlayıcı Verilen elemanlara göre, grafikten frekans okunabilir. Alternatif olarak istenilen frekansa göre grafikten bakılarak eleman seçimi yapılabilir. +VCC R1 RESET VCC DISCH C1 (mF) R2 THRES OUT TRIG CONT C1 GND f (Hz)